资料下载
×
使用同步整流器提高非连续反激效率的技巧
消耗积分:1 |
格式:rar |
大小:0.4 MB |
2017-11-16
分享资料个
众所周知，同步整流器能够以较低的电阻式开关电压降替代整流器结点电压，大幅提升电源效率。其挑战在于制定稳健的控制策略，驱动组件并最大化其优势。与连续的反激相比，同步整流器在非连续的反激中运行更具挑战性。图 1 是反激式同步整流器的简化原理图及相关波形。在 t=0 时，主开关 Q1 导通，其漏极电流迅速增大。
图 1：自驱动同步整流器无法自然地在非连续反激中整流（查看原尺寸图片。）
随后关断开关，变压器绕组线端点上的电压上升，直至 Q2 的体二极管将变压器上的电压钳制到输出电压之下。注意，Q2 的栅极比其源极更活跃。这样，电流不仅可从体二极管到 MOSFET 通道的地方进行整流，而且还可提高整流效率。该电路可通过变压器连接的正向栅源电压被有效锁存。
在此期间，磁化电感会放电并转向相反方向。为退出这一状态，必须导通 Q1，逆转Q2 栅极电压使之关断。这是一个极具压力的事件，两个晶体管同时导通，电流及电压峰值都非常高。这一 简单电路一般在持续导通状态下运行，在整个过程中至少有一个开关处于导通状态。
使同步整流器在非连续反激中工作的关键，在于让它们像其所替代的二极管一样工作，即在电流转向时必须将它们关掉。传统方法是采用缓冲电流变压器，并在电流处于正确方向时提供正驱动电压，当电流在相反方向时逆转该驱动。其短板在于电流变压器的成本和尺寸以及用于缓冲的数个分立式组件。
德州仪器 （TI） 等几家公司已经开发了取代图 2 所示电流感应驱动电路的 IC。同步整流器被移动至变压器的低侧，由控制芯片提供定时和栅极驱动功能。其优势在于将源极直接连接到地面，而且可直接驱动栅极。
图 2：IC 通过感测整个漏极电压的电压转向，正确驱动同步整流器的栅极（查看原尺寸图片）。
由于该设备通过监控漏源极电压来运行，因此在源极将系统连接到地面时，该电路也不容易产生噪声。这一电路现在发挥着非连续反激作用，右边显示的是一些理想的波形。需要特别注意的是输出整流器上的电压应力，也就是 IC 上的漏极电压 （VD） 连接。由于振铃原因，这个电压实际上会更高。但理想情况下，电压等于反射的输入电压加上输出电压。如果输出电压大于 5V，或者如果支持宽泛的输入电压，该节点上的电压会轻松超过该 IC 50V 的额定电压。
图 3 是一款简单的低成本电路，其运行电压额定值大约相当于包括两个组件的VD pin。正如图中右边所示，VD pin上的电压受限于输出电压。在初级 FET Q1 导通时，Q2 和 Q3 漏极上的电压等于反射输入电压加输出电压。由于 Q3 的栅极与输出电压相连，因此源极电压大约会比阈值电压低。在 Q2 导通时，Q3 体二极管导通，其源极被降至输出电压以下，从而可增强 Q3 性能，使 VD pin与 Q3 漏极相连。
图 1：自驱动同步整流器无法自然地在非连续反激中整流（查看原尺寸图片。）
随后关断开关，变压器绕组线端点上的电压上升，直至 Q2 的体二极管将变压器上的电压钳制到输出电压之下。注意，Q2 的栅极比其源极更活跃。这样，电流不仅可从体二极管到 MOSFET 通道的地方进行整流，而且还可提高整流效率。该电路可通过变压器连接的正向栅源电压被有效锁存。
在此期间，磁化电感会放电并转向相反方向。为退出这一状态，必须导通 Q1，逆转Q2 栅极电压使之关断。这是一个极具压力的事件，两个晶体管同时导通，电流及电压峰值都非常高。这一 简单电路一般在持续导通状态下运行，在整个过程中至少有一个开关处于导通状态。
使同步整流器在非连续反激中工作的关键，在于让它们像其所替代的二极管一样工作，即在电流转向时必须将它们关掉。传统方法是采用缓冲电流变压器，并在电流处于正确方向时提供正驱动电压，当电流在相反方向时逆转该驱动。其短板在于电流变压器的成本和尺寸以及用于缓冲的数个分立式组件。
德州仪器 （TI） 等几家公司已经开发了取代图 2 所示电流感应驱动电路的 IC。同步整流器被移动至变压器的低侧，由控制芯片提供定时和栅极驱动功能。其优势在于将源极直接连接到地面，而且可直接驱动栅极。
图 2：IC 通过感测整个漏极电压的电压转向，正确驱动同步整流器的栅极（查看原尺寸图片）。
由于该设备通过监控漏源极电压来运行，因此在源极将系统连接到地面时，该电路也不容易产生噪声。这一电路现在发挥着非连续反激作用，右边显示的是一些理想的波形。需要特别注意的是输出整流器上的电压应力，也就是 IC 上的漏极电压 （VD） 连接。由于振铃原因，这个电压实际上会更高。但理想情况下，电压等于反射的输入电压加上输出电压。如果输出电压大于 5V，或者如果支持宽泛的输入电压，该节点上的电压会轻松超过该 IC 50V 的额定电压。
图 3 是一款简单的低成本电路，其运行电压额定值大约相当于包括两个组件的VD pin。正如图中右边所示，VD pin上的电压受限于输出电压。在初级 FET Q1 导通时，Q2 和 Q3 漏极上的电压等于反射输入电压加输出电压。由于 Q3 的栅极与输出电压相连，因此源极电压大约会比阈值电压低。在 Q2 导通时，Q3 体二极管导通，其源极被降至输出电压以下，从而可增强 Q3 性能，使 VD pin与 Q3 漏极相连。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
