×

SoC设计链中的可配置IP

消耗积分:3 | 格式:rar | 大小:343 | 2009-12-14

绝代双骄

分享资料个

本文简要介绍了SoC 设计链面临的挑战以及对可配置IP 提出的新的要求。重点分析了如何利用Improv 系统公司开发的VLIW架构和包括Jazz DSP 平台的工具套件进行快速、低成本、高性能的终端设计。
关键词:可配置IP;VLIW;Jazz;SoC
1、引言
随着 IC 的生产成本持续上涨,消费类电子产品制造商不得不努力寻求多种方法以满足价格上升的迫切要求同时提高自身的利润空间。这些方法中至关重要的一点就是采用可配置IP,借助其灵活可变且可重复使用的平台来降低总的生产成本。这就要求一个芯片就能支持多个产品,而且各系列芯片的生产通过一个基础设计就能完成,快速而价廉。使用可配置IP,公司就可以借用自身无法
拥有的第三方资源,以最经济实惠的方式获取前沿技术和解决方案。Improv 公司从事可配置DSP
IP 设计已达10 年之久,成功地为不同的市场需求提供硅验证解决方案,帮助众多公司确立了技术和上市时间方面的优势。
可配置IP 要满足设计师和制造商的需求就必须能够最有效地融入SoC 设计链中。这也意味着该IP 至少应该满足以下几个要求:
1) 拥有高效的软件开发方法
2) 拥有高效的自动化验证方法
3) 拥有高效的方法进行快速集成
4) 在硬连线的成本和性能方面极具竞争优势
5) 提供自动方法进行系列解决方案的配置

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !