资料下载
×
Verilog HDL语言组合逻辑设计方法以及QuartusII软件的一些高级技巧
消耗积分:0 |
格式:rar |
大小:1.61 MB |
2019-07-03
分享资料个
本文档的主要内容详细介绍的是Verilog HDL语言组合逻辑设计方法以及QuartusII软件的一些高级技巧。
可综合建模类型只有两种：
1） 组合逻辑：
任何时候，如果输出信号直接由当前的输入信号的组合决定，则此逻辑为组合逻辑。
2） 时序逻辑：
如果逻辑中具有记忆功能，则此逻辑为时序逻辑。在任何给定的时刻，如果输出不能完全由输入信号确定，则此逻辑具有记忆功能。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
