资料下载
×
74HC193-Q100;74HCT193-Q100二进制加减计数器规格书
消耗积分:0 |
格式:pdf |
大小:327.06KB |
2025-02-07
分享资料个
74HC193-Q100;74HCT193-Q100 是一款 4 位同步二进制上/下计数器。分开 分别具有 CPU 和 CPD 的上/下时钟，简化了操作。输出更改状态 与任一时钟输入的低电平到高电平转换同步。如果 CPU 时钟是脉冲的 当 CPD 保持高电平时，设备计数。如果 CPD 时钟在 CPU 保持状态时发出脉冲 HIGH，设备倒计时。任何时候只有一个时钟输入可以保持高电平，以保证 可预测的行为。设备可以随时通过异步主复位清除 输入 （MR）。也可以通过激活异步并行负载输入 （PL） 来并行加载。 端子计数 （TCU） 和端子计数 （TCD） 输出通常为高电平。什么时候 电路已达到最大计数状态 15，即 CPU 的下一个 HIGH-to-LOW 转换 导致 TCU 变低。TCU 保持低电平，直到 CPU 再次变为高电平，从而复制计数 时钟。同样，当电路处于零状态且 CPD 变为低电平时，TCD 输出变为低电平 低。终端计数输出复制时钟波形，可用作时钟输入 信号到多级计数器中的下一个高阶电路。多级计数器不完全 同步，因为每个添加的阶段都会添加轻微的延迟时间差。这 计数器可以由电路的异步并联负载能力预设。有关 并行数据输入（D0 至 D3）加载到计数器中。此信息显示在输出上 （Q0 至 Q3）与并联负载 （PL） 输入为低电平时的时钟输入条件无关。 主复位 （MR） 输入端的高电平禁用并联负载门。它覆盖了两个时钟 输入并将所有输出（Q0 至 Q3）设置为低电平。如果其中一个时钟输入在 复位或加载操作时，该时钟的下一个低电平到高电平转换被解释为合法 信号，它被计算在内。输入包括箝位二极管，支持使用限流电阻 将输入连接到超过 VCC 的电压。 本产品已通过汽车电子委员会 （AEC） 标准 Q100 认证 （1级），适用于汽车应用。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
