×

ADS8323与高速FIFO接口电路的CPLD实现

消耗积分:5 | 格式:rar | 大小:128 | 2010-08-06

贾熹

分享资料个

以CPLD为逻辑控制核心实现了ADS8323与高速FIFO的接口电路，该电路具有可靠性高、通用性强、易于移植等特点。在设计过程中，以QuartusII作为开发环境，采用图形输入和Verilog HDL语言输入相结合的方式，简化了开发流程。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !