分析优化和消除具有高达13.6 GHz VCO的锁相环中的整数边界杂散

适用于16位2.5Gsps高性能DAC的不折不扣的时钟解决方案

分析和管理电源噪声和时钟抖动对高速DAC相位噪声的影响

ADF4356/ADF5356器件上的相位对齐和控制

时钟失效之后，STM32还能运行？

FPGA知识汇集-FPGA系统时序理论

JESD204C入门：新增功能应用

收发器相位噪声拆解通过外部LO提供性能

PLL/VCO技术如何提高性能、减小尺寸并简化设计周期

驱动高压锁相环频率合成器电路的VCO

为什么完全集成的转换环路器件可实现最佳的相位噪声性能

下一代软件定义无线电收发器在跳频方面取得巨大进步

HMC834LP6GE压控振荡器介绍

一文了解锁相环原理及工作方式

一种FLL辅助PLL的GNSS接收机矢量跟踪环路

时钟设计技巧

PLL为什么是这么一个结构呢？

AT32F403A/407时钟配置指南

什么是时钟缓冲器（Buffer）？时钟缓冲器（Buffer）参数解析

基于PLL和DDS的高性能频率合成器设计