这些双4位D型边缘触发触发触发器具有专为总线驱动器设计的3态输出。它们特别适合于实现缓冲寄存器、0端口双向总线驱动器和工作寄存器。
边沿触发器在时钟(CLK)输入的低到高转换时输入数据。SN54ALS874B、SN74ALS874B和SN74AS874已清除(CLR) 输入和同相Q输出该SN74ALS876A和SN74AS876有预置(PRE)输入和反相Q输出;采取PRE低的原因四个Q或Q输出到低独立的时钟。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !