这种单正沿触发D型触发器是专为1.65V至55V的Vc操作。预置(PRE)或清零(CLR)输入的低电平将设置或重置输出,而与其他输入的电平无关。当PRE和CLR是无效的(高),在数据(D)输入满足设置时间要求的数据被转移到上的时钟脉冲的正沿输出。时钟触发发生在电压电平,并且与时钟脉冲的上升时间没有直接关系。在保持时间间隔之后,D输入端的数据可以在不影响输出端的电平的情况下改变。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !