资料下载
×
QC-LDPC码编码器的FPGA实现
消耗积分:1 |
格式:doc |
大小:282KB |
2015-08-17
Plutu~☆
分享资料个
准循环低密度奇偶校验(QC-LDPC)码具有优异的纠错性能，已被纳入空间数据系统咨询委员会(CCSDS)的近地轨道通信标准。分析了QC-LDPC码的特点，提出一种基于生成矩阵 的编码方法。该方法利用循环矩阵特性简化生成矩阵的存储模式，减少了资源消耗;同时利用循环移位寄存器和累加器实现矩阵乘法 ，降低了编码算法复杂度。在Xilinx xc4vsx55 FPGA上, 采用VHDL语言实现了CCSDS标准中(8176,7154)LDPC编码器的设计。仿真结果表明，设计的编码器资源占用较少，吞吐量约为228Mbit/s。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
