×

基于Verilog HDL语言的FPGA设计

消耗积分:10 | 格式:rar | 大小:132 | 2009-08-21

分享资料个

采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件
状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog HDL语言的优越性.
关键词Verilog HDL FPGA EDA
在近年来,随着微电子学和计算机科学的迅速发展,给EDA(电子设计自动化)行业带来
了巨大的变化。特别是进入20 世纪90 年代后,电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA 和嵌入系统的多种模式。可以说EDA 产业已经成为电子信息类产品的支柱产业。EDA 能蓬勃发展的关键技术之一就是采用了硬件描述语言(HDL)描述电路系统,这也是计算机应用的一次重大突破,硬件描述语言的出现使电子系统的设计可以象编C 程序一样简单易学,从而让软件工程人员很容易了解硬件的设计。
对于 FPGA 和CPLD 开发而言,比较流行的HDL 主要有Verilog HDL、VHDL、
ABEL-HDL 和 AHDL 等,其中VHDL 和Verilog HDL 因适合标准化的发展方向而最终成为IEEE 标准。但与VHDL 相比Verilog HDL 有个最大的优点是:它是一种非常容易掌握的硬件描述语言,只要有C 语言的编程基础,一般经过2 到3 个月的认真学习和实际操作就能掌握这种设计技术。并且完成同一功能它的程序条数一般仅为VHDL 的1/3。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !