×

基于CPLD的高速可程控数字延迟线系统的设计与实现

消耗积分:3 | 格式:rar | 大小:550 | 2009-09-21

分享资料个

针对兰州重离子加速器冷却储存环（HIRFL-CSR）踢轨磁铁（Kicker）电源的需要，设计了一种基于可编程逻辑器件（CPLD）的高速可程控数字延迟线系统。文中分析介绍了数字延迟线系统结构、工作原理及CPLD 芯片的设计并给出了仿真波形。该方案满足了Kicker 电源对脉冲进行适当延迟的要求，解决了Kicker 电源系统脉冲同步的问题。
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !