资料下载
×
Characterization fo Cdv_dt Ind
消耗积分:3 |
格式:rar |
大小:344 |
2009-11-28
分享资料个
Characterization fo Cdv_dt Induced Power Loss in Synchronous Buck DC-DC Converters:Synchronous buck converter是最流行的拓扑对VRs (voltage regulators).在这种拓扑中,续流Schottky二极管用一个功率MOS来替代.这会使传导LOSS在很大程度上减少,但是也会带来新问题和对器件的要求.一个经常讨论的问题是所谓C*dv/dt导致用作同步整流的开关LOSS. C*dv/dt会导致MOS的开通,在体二极管恢复时.MOS上增长的电压通过D,G间电容会导致一个门极电压产生.感应的电压可能会短时间开通FET.Vds电压和电流的交叠会导致额外的LOSS. C*dv/dt的问题由于牵涉到Vds的斜率(由许多因数决定)而变得复杂,另外也和MOSFET特征(极间电容,内部门极电阻,门槛电压,体二极管特征,封装特征),以及驱动能力,LAYOUT有关.本文首先基于详细的器件特征,LOSS模型,in-circuit测试来量化C*dv/dt导致的LOSS,然后通过一个简单而实用的方法来实验证明之.结果显示C*dv/dt很大程度上依赖于开关频率,输入电压,负载条件等.结果也指出C*dv/dt导致FET开通的好处----减少同步FET Vds的振铃(由体二极管反身恢复及寄生电感引起).FET封装的寄生电感以及体二极管反向恢复必须最小化,为了允许优化设计silicon(with high C*dv/dt immunity)而最大化电路效率,并且不会产生过多的振铃发生.
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
