×

配置和优化DAC348x的片内PLL

消耗积分:0 | 格式:pdf | 大小:420.39KB | 2024-10-18

张波

分享资料个

锁相环(PLL)是电信应用中使用的主要部件。本应用报告讨论如何利用DAC348x系列的片内PLL从低频参考时钟产生高频数模转换器(DAC)采样时钟。PLL将DAC 348 x用作倍频器，简化了与更高频率DAC采样时钟相关的系统和板级设计。系统设计人员可以适应现代通信应用所需的更高数据速度，同时降低高速时钟发生器或频率合成器的成本和设计要求。然而，一个不利因素是，与其它高性能时钟解决方案相比，片内PLL可能存在抖动和杂散性能限制。为了帮助设计人员进行DAC348x的片内PLL配置和优化，本报告讨论了通过调整分频器比率和PFD频率等PLL参数来减轻相位噪声性能下降和鉴频鉴相器(PFD或PD)杂散的方法。本应用笔记还展示了如何将一些常见通信信号中的相位噪声和PFD杂散影响降至最低
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !