资料下载
×
PLL抖动对GSPS ADC SNR及性能优化的影响
消耗积分:0 |
格式:pdf |
大小:1.51MB |
2024-09-20
池鹄展
分享资料个
时钟源（频率合成器或锁相环 (PLL)）产生的抖动噪声对新一代高性能 Gsps 模数转换器 (ADC) 的性能具有很大 影响。 PLL 的带内和带外噪声性能都会影响 ADC 信噪比 (SNR)，由此影响 ADC 的有效分辨率 (ENOB)。通过在更高的 频率下操作 PLL 相位频率检测器 (PFD)，降低输入-输出倍增因子 N，并使用带通滤波器降低远端噪声（或本底噪 声），可以降低 PLL 产生的噪声。本应用手册介绍如何估算抖动要求，如何将其转化为 PLL 相位噪声要求，以及 如何确定（建议）因最小化时钟源导致的 SNR 性能下降所需的滤波器带宽。虽然这里进行了通用分析并且适用于 任何 PLL 和 ADC，但还是使用 TI 的 LMX2594 高性能 PLL 和 ADC12DJ5200 12 位 5GSPS ADC 提供了具体示 例。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
