资料下载
1Gb DDR2 SDRAM的特征和数据手册免费下载
tony
分享资料个
DDR2 SDRAM采用双数据速率结构实现高速运行。双数据速率体系结构本质上是4n预取体系结构，其接口设计为在I/O球处每个时钟周期传输两个数据字。DDR2 SDRAM的单次读写操作有效地包括在内部DRAM核心处的单次4n位宽、两个时钟周期的数据传输和在I/O球处的四次相应的n位宽、一个半时钟周期的数据传输。双向数据选通（DQS，DQS#）与数据一起从外部发送，用于在接收器处的数据捕获。DQS是由DDR2 SDRAM在读取期间和由存储器控制器在写入期间发送的选通。DQS与用于读取的数据边缘对齐，与用于写入的数据中心对齐。x16产品有两个数据选通，一个用于低字节（LDQ，LDQ#），一个用于高字节（UDQ，UDQ#）。DDR2 SDRAM从差分时钟（CK和CK#）运行；CK向上和CK向下的交叉将被称为CK的正边缘。命令（地址和控制信号）记录在CK的每个正边缘。输入数据注册在DQS的两边，输出数据引用DQS的两边以及CK的两边。对DDR2 SDRAM的读写访问是面向突发的；访问从一个选定的位置开始，然后在一个已编程的序列中继续访问一个已编程的位置数。访问从注册激活命令开始，然后是读或写命令。与激活命令一致注册的地址位用于选择要访问的银行和行。与读或写命令一致注册的地址位用于选择突发访问的组和起始列位置。DDR2 SDRAM提供四个或八个位置的可编程读或写突发长度。DDR2 SDRAM支持用另一个读中断8的突发读，或用另一个写中断8的突发写。可启用自动预充电功能以提供在突发存取结束时启动的自动定时行预充电。与标准DDR SDRAM一样，ddr2sdram的流水线、多银行体系结构支持并发操作，从而通过隐藏行预充电和激活时间来提供高、有效的带宽。提供自刷新模式以及省电、断电模式。所有输入均与SSTL_18的JEDEC标准兼容。所有全驱动强度输出均与SSTL U 18兼容。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
