×

高速转换器时钟分配器件的端接

消耗积分:0 | 格式:pdf | 大小:522 KB | 2011-03-30

刘明

分享资料个

使用时钟分配器件1或者扇出缓冲器为 ADC 和 DAC 提供时钟
时，需要考虑印刷电路板上的走线和输出端接，这是信号衰减
的两个主要来源。
时钟走线与信号摆幅
PCB 上的走线类似于低通滤波器，当时钟信号沿着走线传输
时，会造成时钟信号衰减，并且脉冲沿的失真随线长增加。更
高的时钟信号频率会导致衰减、失真和噪声增加，但不会增加
抖动，在低压摆率时抖动最大（图 1），一般使用高压摆率的
时钟沿。为了实现高质量的时钟，要使用高摆幅时钟信号和短
时钟 PCB 走线；由时钟驱动的器件应该尽可能靠近时钟分配
器件放置。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !