×

基于SystemVerilog语言的验证方法学介绍

消耗积分:0 | 格式:doc | 大小:455 KB | 2011-05-09

分享资料个

 

　　文章主要介绍《VMM for SystemVerilog》一书描述的如何利用SystemVerilog语言，采用验证方法学以及验证库开发出先进验证环境。文章分为四部分，第一部分概述了用SystemVerilog语言验证复杂SoC的基本方法。第二部分主要介绍使用先进验证技术进行RTL验证并定义一个能在项目之间进行验证单元重用的分层验证平台结构。第三部分将涉及到系统级验证，包括SystemVerilog 与SystemC交互等方面。当与一个合适方法相结合，SystemVerilog提供了建立一个完整RTL以及系统级(ESL)验证环境需要的所有结构及特性。同时完全支持与System C或与一个以C为基础的软件测试环境交互。第四部分讨论验证所采用的验证策略，VMM方法学，以及利用《VMM for SystemVerilog》中定义的标准库来支持方法学。这些库涉及到文章中讨论的基本方法，XVC，XVC管理器，软件验证等方面。

下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(1)
发评论
462911236 2013-03-07
0 回复 举报
谢谢分享，看看 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !