1123127317
分享资料个
这些器件包含两个独立的J-K正边触发触发触发器。预置(PRE)或清(CLR)输入的低电平将设置或重置输出,而与其他输入的电平无关。当PRE和CLR不活动(高)时,J和K输入会议上的数据设置时间的要求转移到时钟(CLK)脉冲的正向沿的输出。
所需积分:0
下载资料需要登录,并消耗一定积分。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !