此18位通用总线驱动器专为1.65-V设计至3.6-V VCC操作。从A到Y的数据流由控制输出使能(OE)输入。该设备在锁存使能(LE)输入为时的透明模式高的当LE为低电平时,如果时钟(CLK)输入被保持在高或低逻辑电平。如果LE为低,A数据存储在开启的锁存器/触发器中CLK的低到高转变。当OE高时,输出处于高阻抗状态。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉