资料下载
×
74LS54373/74ls74373 八D锁存器 中文资料
消耗积分:1 |
格式:pdf |
大小:263KB |
2014-06-05
王宏浩
分享资料个
八 D锁存器(3S,锁存允许输入有回环特性)
简要说明:
373为三态输出的八D透明锁存器,共有 54/74S373和 54/74LS373两种线路
结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别):
型号 tPd PD
54S373/74S373 7ns 25mW
54LS373/74LS373 17ns 120mW
373的输出端O0~O7可直接与总线相连。
当三态允许控制端OE为低电平时，O0~O7为正常逻辑状态，可用来驱动负载或总
线。当 OE为高电平时，O0~O7呈高阻态，即不驱动总线，也不为总线的负载，但
锁存器内部的逻辑操作不受影响。
当锁存允许端 LE为高电平时，O随数据 D而变。当 LE为低电平时，O被锁存在
已建立的数据电平。
当 LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。
引出端符号：
D0～D7 数据输入端
OE 三态允许控制端（低电平有效）
LE 锁存允许端
O0~O7 输出端 。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(1)
发评论
-
张占喜
2015-03-23
0 回复 举报最近在学微机原理，感谢分享 收起回复
- 相关下载
- 相关文章
