verilog hdl 详细重点课件2
下表以优先级顺序列出了Verilog操作符。注意“与”操作符的优先级总是比相同类型的“或”操作符高。本章将对每个操作符用一个例子作出解释。
Verilog中的大小(size)与符号
Verilog根据表达式中变量的长度对表达式的值自动地进行调整。
Verilog自动截断或扩展赋值语句中右边的值以适应左边变量的长度。
当一个负数赋值给无符号变量如reg时,Verilog自动完成二进制补码计算
将负数赋值给reg或其它无符号变量使用2的补码算术。
如果操作数的某一位是x或z,则结果为x
在整数除法中,余数舍弃
模运算中使用第一个操作数的符号
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部1条评论
快来发表一下你的评论吧 !