资料下载
×
用Verilog HDL进行FPGA设计的一些基本方法
消耗积分:10 |
格式:rar |
大小:111 |
2009-09-02
山中老虎
分享资料个
随着FPGA 技术和自动设计工具的进步，数字电子系统设计的方法正在发生变化。
越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计。Verilog HDL 作为一种流行的硬件描述语言，在数字系统设计特别是FPGA 设计中有着广泛的应用。本文主要介绍了用Verilog HDL 进行FPGA 设计和优化的一些实用方法，最后还介绍了IP 核复用技术在FPGA 设计中的应用。
关键词：Verilog 硬件描述语言， FPGA 设计，IP 核复用，设计优化，综合
当前，以大规模可编程逻辑器件和 EDA 工具为基础的设计方法已经成为发展的趋势。
FPGA 做为一种高密度的可编程器件，以其优越的性能和可反复编程的特点，在复杂数字系统设计中得到了越来越广泛的应用。随着电子系统设计正逐渐向大规模和高复杂度方向发展，传统的使用原理图的方式进行FPGA 设计已经越来越不能满足设计的要求。Verilog HDL作为一种IEEE 标准的硬件描述语言，特别适合进行大规模的FPGA 设计。本文主要从实用的角度出发，对用Verilog HDL 进行FPGA 设计的基本方法和基本思想做了一些总结。
越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计。Verilog HDL 作为一种流行的硬件描述语言，在数字系统设计特别是FPGA 设计中有着广泛的应用。本文主要介绍了用Verilog HDL 进行FPGA 设计和优化的一些实用方法，最后还介绍了IP 核复用技术在FPGA 设计中的应用。
关键词：Verilog 硬件描述语言， FPGA 设计，IP 核复用，设计优化，综合
当前，以大规模可编程逻辑器件和 EDA 工具为基础的设计方法已经成为发展的趋势。
FPGA 做为一种高密度的可编程器件，以其优越的性能和可反复编程的特点，在复杂数字系统设计中得到了越来越广泛的应用。随着电子系统设计正逐渐向大规模和高复杂度方向发展，传统的使用原理图的方式进行FPGA 设计已经越来越不能满足设计的要求。Verilog HDL作为一种IEEE 标准的硬件描述语言，特别适合进行大规模的FPGA 设计。本文主要从实用的角度出发，对用Verilog HDL 进行FPGA 设计的基本方法和基本思想做了一些总结。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
