资料下载
×
用于高速AD的低抖动时钟稳定电路
消耗积分:5 |
格式:rar |
大小:225 |
2009-11-26
golabs
分享资料个
介绍了一种用于高速ADC 的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来
实现。这个DLL 有两个功能：一是通过把一个时钟沿固定精确延迟半个周期，再与另一个沿组成一个新的时钟来调节时钟占空比到50％左右；二是调节时钟抖动。该电路采用0.35μ CMOS 工艺，在Cadence Spectre 环境下进行仿真验证，对一个8 bit、250 Msps 采样率的ADC，常温下得到的时钟抖动小于0.25 ps rm8(典型的均方根)。
实现。这个DLL 有两个功能：一是通过把一个时钟沿固定精确延迟半个周期，再与另一个沿组成一个新的时钟来调节时钟占空比到50％左右；二是调节时钟抖动。该电路采用0.35μ CMOS 工艺，在Cadence Spectre 环境下进行仿真验证，对一个8 bit、250 Msps 采样率的ADC，常温下得到的时钟抖动小于0.25 ps rm8(典型的均方根)。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
