该器件包含两个独立的负边缘触发J-K触发器,具有互补输出。J和K数据由时钟脉冲下降沿上的触发器处理。时钟触发发生在电压水平,并且与时钟脉冲的负向边缘的过渡时间没有直接关系。只要不违反设置和保持时间,J和K输入上的数据允许在时钟高或低时改变,而不影响输出。清除输入上的低逻辑电平将重置输出,而不考虑其他输入的电平。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !