×

基于DDR SDRAM控制器时序分析的模型

消耗积分:0 | 格式:pdf | 大小:56 KB | 2011-09-26

分享资料个

 

定义了时钟单位阶跃信号C(n) 提出了一种利用带相对时钟坐标的逻辑方程表示逻辑信号的方法通过对所设计的DDR SDRAM控制器的读写时序的分析建立了控制器主要信号的时序表达式并利用所建立的时钟逻辑方程对DDR 控制器的读过程进行了简单的分析这种方法可以应用到内存系统的带宽和延时估计方面比较直观
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !