资料下载
×
如何使用Verilog-HDL做CPLD设计的时序逻辑电路的实现
消耗积分:0 |
格式:rar |
大小:0.31 MB |
2018-12-12
分享资料个
本文档的主要内容详细介绍的是如何使用Verilog-HDL做CPLD设计的时序逻辑电路的实现。
闪烁灯的实现
在目标板上，设计有一个10MHz 的时钟源。假如直接把它输出到发光二级管LED，由于人眼的延迟性，我们将无法看到LED 闪烁，认为它一直亮着。如果我们期望看到闪烁灯，就需要将时钟源的频率降低后再输出。因此，可以采用如图1 所示的逻辑功能框图。
其中，CLK 表示10MHz 的时钟源，作为输入；LED0 — LED7 表示发光二极管，作为输出；6、44、43、38、37、36、35、40和42是上述变量对应芯片XC9536的引脚。虚线框中的部分是CPLD 设计，用于实现闪烁灯的功能。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
