资料下载
×
消除高速串行链路的时钟抖动
消耗积分:0 |
格式:rar |
大小:621 |
2010-08-20
贾飞小
分享资料个
随着新一代串行数据标准成功地从快速过渡到超高速，设计人员需要花费大量时间考虑这些高速信号的模拟设计，只是简单关注1、0数字域信号远远不能满足实际要求。为了找到潜在的问题并加以解决，从而避免现场应用出现这些问题，设计人员必须检查实际设计参数。信号完整性(SI)工程师必须降低或消除时钟抖动对系统性能的影响。本文讨论了针对典型速率为1Gbps或更高速率的高速串行数据链路的简单、实用方法。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
