咨询应用工程师：PLL频率合成器

用于高频接收器和发射器的锁相环—第三部分

用于高频接收器和发射器的锁相环—第二部分

用于高频接收器和发射器的锁相环—第一部分

提供显著跳频(FH)优势的下一代软件定义无线电(SDR)收发器

在16通道演示器中验证的经验型多通道相位噪声模型

使用具有射频锁相环相位同步特性的SDR简化天线校准

位到波束：5G毫米波无线电射频技术演进

XILINX FPGA IP之MMCM PLL DRP时钟动态重配详解

FPGA时序约束之衍生时钟约束和时钟分组约束

浅谈STM32单片机的时钟系统

MAX2395锁相环(PLL)在鉴相频率为80kHz时的性能

RA6 MCU设计之时钟电路

时钟抖动的几种类型

MAX2310 VCO槽路设计

为什么串行接口速率比并行接口快？

锁相环(PLL)电路设计及仿真分析

锁相环(PLL)建模及仿真分析

锁相环(PLL)规格及架构研究

ADALM2000实验：锁相环