资料下载
×
HDL的可综合设计简介
消耗积分:0 |
格式:pdf |
大小:200 KB |
2012-01-17
淡紫浅蓝
分享资料个
本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读
用组合逻辑实现的电路和用时序逻辑实现的
电路要分配到不同的进程中。
不要使用枚举类型的属性。
Integer应加范围限制。
通常的可综合代码应该是同步设计。
避免门级描述，除非在关键路径中。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
