资料下载
×
DDR Inline ECC在Jacinto7 SoC中的应用
消耗积分:0 |
格式:pdf |
大小:897.24KB |
2024-09-27
刘洋
分享资料个
JacintoTM 7 TDA4 系列处理器是 TI 公司基于 Keystone 架构推出的最新一代汽车处理器，主要致力 于辅助驾驶系统（ADAS）和自动驾驶（AD）领域芯片解决方案。TDA4 系列汽车处理器基于片上多核 异构芯片架构，16nm 系统工艺不仅为芯片带来了高系统集成度，而且大幅降低了多功能高级汽车平台设 计所需的外设复杂度以及成本。性能上，在提供高达 ASIL-D 的系统功能安全等级支持的同时，以领先 于市场的性能/功耗比为深度学习/视觉加速提供了卓越的处理能力。 ECC 校验作为功能安全保证最重要的组成部分之一，广泛的应用于车载处理器的片内接口、IP 总 线以及存储介质中，用于提高系统的功能安全以及稳定性，其中用于执行程序、存放缓存以及交换数据 的系统 DDR 的 ECC 校验则尤为重要。传统芯片解决方案必须额外外挂一片 DDR 存储器用来存放系统 DDR 计算 ECC 所得到的汉明码，故必须要求 SoC 具有两路以上的 DDR 通道，而且带来额外的成本负担。 而 JacintoTM 7 TDA4 系列处理器在芯片设计上采用 inline ECC，能够在仅挂载一片系统 DDR 的前提下， 将 ECC 计算得到的汉明码和原数据在 DDR 上以交错间隔的方式存储，这样数据都在同一片存储设备上， 不仅大大简化了数据处理流程，而且大幅缩减了系统设计所带来的成本负担。
本文对 TDA4 系列处理器中的 DDR inline ECC 进行原理介绍，并针对不同应用场景提供了两种不 同的 DDR inline 的使能方法以及测试对比，进一步提高了 TDA4 汽车处理器的功能安全保证。
本文对 TDA4 系列处理器中的 DDR inline ECC 进行原理介绍，并针对不同应用场景提供了两种不 同的 DDR inline 的使能方法以及测试对比，进一步提高了 TDA4 汽车处理器的功能安全保证。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
