×

Verilog设计与验证

消耗积分:5 | 格式:rar | 大小:1444 | 2010-02-09

分享资料个

Verilog设计与验证://以下是编译指令,定义时间单位和时间精度
`timescale 1ns / 100ps

//以下是module名称, 端口列表
module HelloVlog ( Clock, Reset_n, A_in, B_in, Sel_in, A_xor_out, B_xor_out );

//以下是输入和输出端口声明
input Clock;
input Reset_n;
input [1:0] A_in;
input [1:0] B_in;
input Sel_in;
output A_xor_out;
output B_xor_out;

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(2)
发评论
zhuozhuoqihua 2011-09-30
0 回复 举报
收起回复
2011-07-13
0 回复 举报
看看 谢谢 收起回复

下载排行榜

全部2条评论

快来发表一下你的评论吧 !