集成锁相环(PLL)将输入ADC采样时钟乘以12倍。该高频LVDS时钟用于数据串行化和传输过程。每个内部ADC的字输出被串行化,并且首先传送MSB或LSB。除了四个数据输出之外,还传输位时钟和字时钟。位时钟是采样时钟速度的6X,而字时钟与采样时钟的速度相同。
ADS5242提供内部参考,或者可选地用外部引用驱动。最好的性能可以通过内部参考模式来实现。
该设备可在HTQFP-64 PoPad包中使用,并指定在-401C至+85 1C的工作范围内。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !