资料下载
×
基于FPGA与DDR2的ADC采样数据缓冲器设计
消耗积分:0 |
格式:pdf |
大小:414 KB |
2011-03-31
刘明
分享资料个
摘要:介绍了一种基于现场可编程门阵列(FPGA) 和第二代双倍数据率同步动态随机存取记忆体(DDR2) 的高速模
数转换(ADC) 采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA 中如何实现高速同步时钟设计和高速数据同步
接收设计。
关键词:现场可编程门阵列;模数转换器;数据缓冲器
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
