资料下载
×
verilog hdl 教程
消耗积分:5 |
格式:rar |
大小:455 |
2008-05-21
哈哈哈
分享资料个
硬件描述语言
是硬件设计人员和电子设计自动化
工具之间的界面其主要目的是用来编写设计文件建立电子系统行为级的仿真
模型即利用计算机的巨大能力对用
或
建模的复杂数字逻辑进行仿真
然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表 根据
网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模
型仿真验证无误后用于制造 芯片或写入
和 器件中
在
技术领域中把用
语言建立的数字模型称为软核 把用
建模和综合后生成的网表称为固核
对这些模块的重复利用缩短了开发时间
提高了产品开发率提高了设计效率
随着 平台上的
工具的发展 平台上的
和
仿真综合性
能已相当优越这就为大规模普及这种新技术铺平了道路目前国内只有少数重点设计单
位和高校有一些工作站平台上的
工具而且大多数只是做一些线路图和版图级的仿
真与设计只有个别单位展开了利用
和
模型包括可综合和不可综合
的进行复杂的数字逻辑系统的设计随着电子系统向集成化大规模高速度的方向发
展
语言将成为电子系统硬件设计人员必须掌握的语言
是硬件设计人员和电子设计自动化
工具之间的界面其主要目的是用来编写设计文件建立电子系统行为级的仿真
模型即利用计算机的巨大能力对用
或
建模的复杂数字逻辑进行仿真
然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表 根据
网表和某种工艺的器件自动生成具体电路然后生成该工艺条件下这种具体电路的延时模
型仿真验证无误后用于制造 芯片或写入
和 器件中
在
技术领域中把用
语言建立的数字模型称为软核 把用
建模和综合后生成的网表称为固核
对这些模块的重复利用缩短了开发时间
提高了产品开发率提高了设计效率
随着 平台上的
工具的发展 平台上的
和
仿真综合性
能已相当优越这就为大规模普及这种新技术铺平了道路目前国内只有少数重点设计单
位和高校有一些工作站平台上的
工具而且大多数只是做一些线路图和版图级的仿
真与设计只有个别单位展开了利用
和
模型包括可综合和不可综合
的进行复杂的数字逻辑系统的设计随着电子系统向集成化大规模高速度的方向发
展
语言将成为电子系统硬件设计人员必须掌握的语言
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
