资料下载
×
降抖动的位同步环路设计（GARDNER）
消耗积分:1 |
格式:rar |
大小:1.46 MB |
2017-11-02
分享资料个
在数字通信系统中，为了实现正确的数据通信任务，需要实现多种同步功能。位同步是同步系统的关键，其质量的好坏直接影响整个通信系统的性能。因此，关于位同步的研究和算法层出不穷，其中Cardner算法具有不受载波相偏影响、实现简单等优点，在数字同步通信系统中被广泛应用。然而传统Cardner算法的定时误差检测在环路收敛后仍存在较大的白噪声，造成定时误差抖动较大，继Cardner后的国内外学者提出了很多改进方法，主要分为两大类，算法改进类和波形预处理类。文中采用粒子群算法和误差检测算法相结合的改进方案，有效抑制了传统环路白噪声较大的缺陷，明显减小了定时误差抖动，大大改善了位同步系统的性能。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
