×

Verilog设计与验证

消耗积分:5 | 格式:rar | 大小:1954 | 2010-02-09

分享资料个

非阻塞赋值

示例编号

Example-4-1

相关章节

第4章4.3.1小节

教学目标

非阻塞赋值的基本语法

补充说明

对于时序逻辑,即always模块的敏感表为沿敏感信号(多为时钟或复位的正沿或负沿),统一使用非阻塞赋值“<=”

阻塞赋值

示例编号

Example-4-2

相关章节

第4章4.3.1小节

教学目标

阻塞赋值的基本语法

补充说明

对于always模块的敏感表为电平敏感信号的组合逻辑,统一使用阻塞赋值“=”

连续赋值

示例编号

Example-4-3

相关章节

第4章4.3.1小节

教学目标

连续赋值的基本语法

补充说明

对于assign关键字描述的组合逻辑(通常称之为连续赋值语句),统一使用“=”, 变量被定义为wire型信号

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论(1)
发评论
求知鸟 2012-09-06
0 回复 举报
不是我想要的 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !