资料下载
×
面向可调低压差稳压器的降噪网络
消耗积分:0 |
格式:pdf |
大小:593.87KB |
2023-11-24
分享资料个
噪声对高性能模拟电路设计人员来说是一个极其重要的参 数。对高速时钟、模数转换器 (ADC)、数模转换器 (DAC)、电压控制振荡器(VCO)和锁相环(PLL)来说尤其如 此。降低输出电压噪声的关键是保持交流闭环增益接近单 位增益，且不影响交流性能和直流闭环增益。 本应用笔记描述如何用简单的RC网络降低可调低压差稳压 器(LDO)的输出噪声。我们将提供针对多个LDO的实验数 据，以展示这一简单电路技术的有效性。尽管降噪(NR)是 本应用笔记的重点，但同时一些测试数据也展示了降噪对 电源抑制比(PSRR)和瞬变负载响应的影响。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
