×

基于FPGA 的新的DDS+PLL时钟发生器

消耗积分:5 | 格式:rar | 大小:344 | 2009-12-14

kmno4

分享资料个

针对直接数字频率合成（DDS）和集成锁相环（PLL）技术的特性，提出了一种新的
DDS 激励PLL 系统频率合成时钟发生器方案。且DDS 避免正弦查找表，即避免使用ROM，采用滤波的方法得到正弦波。
关键字：DDS；PLL；正弦波查找表；ROM；相位控制字；频率控制字
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(1)
发评论
zhangquanling 2011-05-28
0 回复 举报
好资料，支持 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !