资料下载
×
GSPS ADC的最理想时钟源参考设计
消耗积分:2 |
格式:zip |
大小:0.20 MB |
2022-09-05
王英
分享资料个
ADC12D1600RFRB 参考设计提供了展示高速数字转换器应用（其中整合了时钟、电源管理和信号处理）的平台。此参考设计利用 1.6 GSPS ADC12D1600RF 器件、板载 FPGA Xilinx Virtex 4 和高性能时钟合成器 LMX2531 来满足 9 位 ENOB 高速数字转换器的系统要求。
特性
- 2 个 GSPS 模数转换通道
- 大于 9 位 ENOB 超宽输入频率范围
- 面向测试和测量系统的低成本双通道高速数字转换器原型
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
