在模拟到数字转换的世界中,通常希望使用最小的线组来传输数字数据下游。这个问题有时通过使用串行数据输出的ADC来解决。然而,这个解决方案面临着一系列挑战。由于传统串行总线固有的局限性,串行输出ADC通常速度较低。这样的总线通常使用单端信令,它可以成为周围电路的EMI源。它们也可以受到来自周围电路的共模噪声,这会引起数据传输中的错误。
克服这些问题的一种方法是使用LVDS(低电压差分信号)数据总线。图1示出了具有LVDS输出、驱动ASIC或解串器的ADC的框图:
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !