×

CDC509/516/2509/2510/2516的高速时钟分配设计技术

消耗积分:0 | 格式:pdf | 大小:109.29KB | 2024-10-29

Petc

分享资料个

高性能微处理器的存储器带宽正在快速增长，并且未来的存储器带宽需求预计将持续增长。通过使用同步DRAM，RAM的带宽要求将在不久的将来得到满足。为了高速低偏斜地驱动多个DRAM芯片，必须使用采用锁相环(PLL)技术的时钟分配器件。为了满足设计人员对高性能时钟系统器件的需求，德州仪器(ti)开发了PLL时钟驱动器，将时钟速度提升至125 MHz。本应用笔记的重点是专门为同步DRAMs设计的时钟分配芯片。针对缓冲SDRAM应用设计的时钟驱动器系列包括CDC2509、CDC516、CDC2509、CDC2510和CDC2516。这些芯片提供的一些高级功能包括:
下载并关注上传者 低至0.43元/天 开通VIP 免费下载

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(0)
发评论

下载排行榜

全部0条评论

快来发表一下你的评论吧 !