资料下载
×
用PLL 时钟和TestKompress 实现at-spee
消耗积分:5 |
格式:rar |
大小:140 |
2010-06-18
分享资料个
At-speed 测试作为新的测试方法，必然会对与测试相关的各方面，如测试设
备、可测性设计等，有更高的要求。首先，要进行at-speed 测试必须有at-speed
的测试时钟。At-speed 测试时钟的频率功能模式下的时钟频率相当，比传统
stuck-at 测试的时钟要快很多。At-speed 时钟既可以由测试设备产生，直接通过
管脚输入芯片，也可以由片内的逻辑产生。如果at-speed 测试时钟由测试设备产
生，要求测试设备能够产生高频率的时钟，这就意味着可能需要的测试设备的升
级，即相应的测试成本增加。为了降低测试成本，我们在芯片设计阶段做相应的
可测性设计，由片内的逻辑（PLL control）产生at-speed 测试时钟，本文将在后
面详细讨论这一方法。
备、可测性设计等，有更高的要求。首先，要进行at-speed 测试必须有at-speed
的测试时钟。At-speed 测试时钟的频率功能模式下的时钟频率相当，比传统
stuck-at 测试的时钟要快很多。At-speed 时钟既可以由测试设备产生，直接通过
管脚输入芯片，也可以由片内的逻辑产生。如果at-speed 测试时钟由测试设备产
生，要求测试设备能够产生高频率的时钟，这就意味着可能需要的测试设备的升
级，即相应的测试成本增加。为了降低测试成本，我们在芯片设计阶段做相应的
可测性设计，由片内的逻辑（PLL control）产生at-speed 测试时钟，本文将在后
面详细讨论这一方法。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
