资料下载
×
带双环路PLL且符合JESD204B标准的LMK04832超低噪声时钟抖动清除器数据表
消耗积分:0 |
格式:pdf |
大小:5.6MB |
2024-08-21
分享资料个
LMK04832 是一款具有超高性能的时钟调节器，不但 支持 JEDEC JESD204B，而且与 LMK0482x 器件系 列引脚兼容。 PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时 钟）。SYSREF 可以通过直流和交流耦合提供。不只 是 JESD204B 应用，14 个输出中的每一个输出都可以 单独配置为用于传统时钟系统的高性能输出。 LMK04832 可以配置在双 PLL、单 PLL 或时钟分配模 式下工作（使用或不使用 SYSREF 生成或时钟恢 复）。PLL2 可以使用内部或外部 VCO 工作。 LMK04832 既具有出色的性能， 又具有 多种特性，如 功率和性能均衡调节、双 VCO、动态数字延迟和保持 模式，是提供灵活的高性能时钟树的理想器件。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
评论(0)
发评论
- 相关下载
- 相关文章
